

(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(51) Int. Cl. <sup>7</sup> H01P 1/32	(11) 공개번호 (43) 공개일자	특 2000-0071785 2000년 11월 25일
(21) 출원번호	10-2000-0021429	
(22) 출원일자	2000년 04월 22일	
(30) 우선권주장	11-117254 1999년 04월 23일 일본(JP) 12-38459 2000년 02월 16일 일본(JP)	
(71) 출원인	가부시키가이샤 무라타 세이사쿠쇼 무라타 야스타카	
(72) 발명자	일본국 교토후 나가오카교시 덴진 2초메 26방 10고 마키노도시히로 일본국 교토후 나가오카교시 덴진 2초메 26방 10고 가부시키가이샤 무라타 세이사쿠쇼 데지마히로키 일본국 교토후 나가오카교시 덴진 2초메 26방 10고 가부시키가이샤 무라타 세이사쿠쇼 하세가와 다카시 일본국 교토후 나가오카교시 덴진 2초메 26방 10고 가부시키가이샤 무라타 세이사쿠쇼 모리마사카츠 일본국 교토후 나가오카교시 덴진 2초메 26방 10고 가부시키가이샤 무라타 세이사쿠쇼 조도 다카히로 일본국 교토후 나가오카교시 덴진 2초메 26방 10고 가부시키가이샤 무라타 세이사쿠쇼	
(74) 대리인	윤동열, 이선희	

심사청구 : 있음

(54) 비가역 회로 소자 및 통신 장치

요약

본 발명의 비가역 회로 소자는, 영구 자석; 상기 영구 자석에 의하여 직류 자계가 인가되는 페라이트; 상기 페라이트의 제 1 주면으로부터 상기 페라이트의 측면을 거쳐서 상기 페라이트의 제 2 주면으로 연장되는 복수의 중심 전극; 상기 페라이트의 제 2 주면측에 배치되며, 상기 복수의 중심 전극에 전기적으로 접속되는 접지판; 및 상기 접지판과 상기 복수의 중심 전극의 포트부 사이에 각각 전기적으로 접속되는 복수의 정합용 커패시터로서, 그 주면에 전극이 형성된 복수의 정합용 커패시터를 포함하며, 상기 정합용 커패시터 중의 적어도 하나의 정합용 커패시터는, 커패시터 전극면 및 페라이트가 60도 내지 120도의 각도를 이루도록 배치된다.

도표도

도 1

색인어

비가역 회로 소자, 통신 장치, 정합용 커패시터, 페라이트

명세서

도면의 간단한 설명

도 1은 본 발명의 제 1 실시형태에 따른 비가역 회로 소자의 분해 사시도이다.  
도 2는 도 1의 비가역 회로 소자의 중심 전극 조립체의 정면도이다.  
도 3은 도 2의 중심 전극 조립체의 평면도이다.  
도 4는 도 2의 중심 전극 조립체에서의 정합용 커패시터의 조립을 설명하는 도이다.

- 도 5는 도 1의 비가역 회로 소자의 내부 구조를 나타낸 도이다.  
 도 6은 도 1의 비가역 회로 소자의 등가 회로도이다.  
 도 7은 본 발명의 제 2 실시형태에 따른 비가역 회로 소자의 중심 전극 조립체의 평면도이다.  
 도 8은 도 7에 나타난 중심 전극 조립체의 평면도이다.  
 도 9는 본 발명에 따른 통신 장치의 한 실시형태를 나타낸 블록도이다.  
 도 10은 종래의 비가역 회로 소자의 분해 사시도이다.

(도면의 주요 부분에 있어서의 부호의 설명)

- 1: 한쪽 커패시터 전극  
 2: 플드측 커패시터 전극  
 12: 하부 요크  
 53: 단자 케이스  
 54, 64: 중심 전극 조립체  
 15: 상부 요크  
 16: 영구 자석  
 20: 페라이트  
 21~23: 중심 전극  
 26: 공통 실드부  
 31, 32: 입출력 전극  
 33: 접지 단자  
 41: 마이슬레이터  
 42: 접지판  
 42a, 42b, 42c: 커패시터 접속부  
 65, 66: 절연체  
 P1~P3: 포트부  
 C1~C3: 정합용 커패시터  
 120: 휴대 전화  
 131: 송신측 마이슬레이터

#### 발명의 상세한 설명

#### 발명의 목적

#### 발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 비가역 회로 소자에 관한 것이다. 특히 본 발명은, 마이크로파 대역의 통신 장치에서 사용되는 마이슬레이터 또는 서클레이터 등의 비가역 회로 소자 및 이 마이슬레이터 또는 서클레이터를 이용한 통신 장치에 관한 것이다.

일반적으로, 집중 정수형(lumped-constant type) 마이슬레이터는, 신호를 전송 방향으로만 통과시키고, 역방향으로의 신호의 전송을 저지하는 기능을 가지고 있다.

최근, 이동 통신 장치에서는, 소형화 및 경량화와 함께 저비용화에 대한 요구가 강해지고 있다. 이러한 추세에 따라서, 마이슬레이터에 있어서도 소형화, 경량화 및 저비용화가 요청되고 있다.

상기 요청에 부응하기 위하여, 도 10에 나타난 집중 정수형 마이슬레이터가 제안되어 있다. 상기 집중 정수형 마이슬레이터(11)는, 하부 요크(12)상에 배치되는 수지제 단자 케이스(13)를 포함한다. 하부 요크(lower yoke)(12)는 자성 금속으로 이루어지며 좌우의 측벽(12a) 및 바닥벽(12b)을 포함한다. 단자 케이스(13)내에는 중심 전극 조립체(14)를 수용하고, 자성 금속으로 이루어지는 상부 요크(15)를 그 위에 장착한다. 상부 요크(15)의 내측에는, 영구 자석(permanent magnet)(16)이 배치된다. 이 영구 자석(16)은 중심 전극 조립체(14)에 직류 자계를 인가한다.

중심 전극 조립체(14)는 마이크로파 페라이트(20) 및 마이크로파 페라이트(20)상에 배치된 3개의 중심 전극(21~23)을 포함한다. 이 3개의 중심 전극(21~23)은 전기적 절연 상태로 120도의 각도로 서로 교차된다. 이 3개의 중심 전극(21~23)의 제 1 단부의 포트부(P1~P3)를 직각으로 벤딩함과 아울러, 3개의 중심 전극(21~23)의 다른 단부에 공통인 실드부(26)를 페라이트(20)의 하면에 접촉시킨다. 공통 실드부(common shield section)(26)는 페라이트(20)의 하면을 거의 덮고 있으며, 단자 케이스(13)의 창(13a)을 통하여 하부 요크(12)의 바닥벽(12b)에 접속된다.

단자 케미스(13)에는, 입출력 전극(31, 32) 및 접지 단자(33, 34)가 인서트 몰딩되어 있다. 입출력 전극(31, 32)의 제 1 단부는 케미스(13)의 측벽 외측에 노출되며, 다른 단부들은 케미스(13)의 측벽 내측에 노출되며, 입출력 접속 전극부(18a, 18b)를 형성하고 있다. 마찬가지로, 접지 단자(33, 34)의 제 1 단부는 케미스(13)의 측벽 외측에 노출되고, 다른 단부들은 케미스(13)의 측벽 내측에 노출되며, 접지 접속 전극부(17a, 17b) 및 (17c, 17d)를 각각 형성하고 있다.

중심 전극(21~23)의 각 포트부(P1~P3)는 정합용 커패시터(C1~C3)의 각각의 핫측(hot-side) 커패시터 전극(1)에 접속된다. 정합용 커패시터(C1~C3)의 각각의 콜드측(cold-side) 커패시터 전극(2)은 접지 접속 전극부(17a, 17c, 17d)에 접속된다. 중단 저항(R)의 한 단부는 정합용 커패시터(C3)의 핫측 커패시터 전극(1)에 접속되며, 다른 단부는 접지 접속 전극부(17b)에 접속된다. 즉 정합용 커패시터(C3) 및 중단 저항(R)은 중심 전극(23)의 포트부(P3)와 접지 사이에 병렬로 전기적으로 접속된다. 또한, 중심 전극(21, 22)의 포트부(P1, P2)는 각각 입출력 접속 전극부(18a, 18b)에 접속된다.

#### 본 발명이 이루고자하는 기술적 과제

상기 종래의 마이슬레이터(1)에서는, 각 정합용 커패시터(C1~C3)를 세로 배치한 상태에서, 커패시터를 포트부(P1~P3)와 접지 접속 전극부(17a, 17c, 17d) 사이에 각각 삽입해야 한다. 게다가, 각 정합용 커패시터(C1~C3)의 커패시터 전극(1, 2)을 솔더링에 의하여 포트부(P1~P3) 및 접지 접속 전극부(17a, 17c, 17d)에 접속할 필요가 있다.

그러나, 상기 마이슬레이터(1)에 있어서는, 정합용 커패시터(C1~C3)는 사이즈가 작고 취급하기 어렵기 때문에, 정합용 커패시터(C1~C3)를 포트부(P1~P3)와 접지 접속 전극부(17a, 17c, 17d) 사이에 삽입하는 공정은 많은 시간과 노력을 필요로 한다고 하는 문제가 있었다. 또한 중심 전극(21~23)의 포트부(P1~P3)를 조립 공정의 초기 단계에서 직각으로 벤딩해야 하므로, 포트부(P1~P3)의 벤딩 각도에 편차가 있으면, 포트부(P1~P3)와 정합용 커패시터(C1~C3)간의 솔더 접속이 불안정하게 될 우려가 있었다. 게다가, 솔더가 유출되며, 정합용 커패시터(C1~C3)의 핫측 커패시터 전극(1)과 콜드측 커패시터 전극(2)간의 단락을 야기하여, 불량품을 생산하게 될 우려가 있었다.

상술한 문제점을 해결하기 위하여, 본 발명의 바람직한 실시형태는 조립이 용이한 정합용 커패시터를 포함하는, 신뢰성이 높은 비가역 회로 소자 및 통신 장치를 제공한다.

#### 본 발명의 구성 및 작용

본 발명의 한 실시형태에 따른 비가역 회로 소자는 영구 자석; 상기 영구 자석에 의하여 직류 자계가 인가되는 페라이트; 상기 페라이트의 제 1 주면으로부터 상기 페라이트의 측면을 거쳐서 상기 페라이트의 제 2 주면으로 연장되는 복수의 중심 전극; 상기 페라이트의 제 2 주면측에 배치되며, 상기 복수의 중심 전극에 전기적으로 접속되는 접지판; 및 상기 접지판과 상기 복수의 중심 전극의 포트부 사이에 각각 전기적으로 접속되는 복수의 정합용 커패시터로서, 그 주면에 전극이 형성된 복수의 정합용 커패시터;를 포함하며, 상기 정합용 커패시터 중의 적어도 하나의 정합용 커패시터는, 그 주면이 상기 페라이트의 주면에 대하여 60도 내지 120도의 각도를 이루도록 배치되는 것을 특징으로 한다.

상기 배치에 따르면, 초기 조립 단계에서 페라이트와 함께 조립된 중심 전극과 접지판 사이에 정합용 커패시터를 접속할 수 있다. 따라서, 정합용 커패시터는 중심 전극, 접지판 및 페라이트와 함께 하나의 유닛으로서 일체적으로 취급할 수 있게 된다. 따라서, 정합용 커패시터의 설치가 용이해진다.

게다가, 접지판에 있어서의 정합용 커패시터가 접속된 부분의 근방, 및 중심 전극의 포트부의 근방에, 단락 방지를 위한 절연체를 형성할 수 있다. 이 절연체는 정합용 커패시터를 솔더링하는 경우에 유출된 솔더에 의하여 솔더 브릿지(solder bridge)가 형성되는 것을 방지한다. 이에 따라서, 예를 들면 정합용 커패시터의 핫측 커패시터 전극과 콜드측 커패시터 전극간의 단락을 방지할 수 있다.

또한, 본 발명에 따른 통신 장치는, 상술한 배치를 갖는 비가역 회로 소자를 구비하므로, 제조 비용이 저렴하고 신뢰성이 높다.

또한 비가역 회로 소자의 조립 방법이 개시된다.

본 발명의 다른 특징 및 이점은 첨부된 도면을 참조로 한 이하의 본 발명의 실시형태의 설명으로부터 자명할 것이다.

#### (본 발명의 실시형태의 설명)

##### (제 1 실시형태, 도 1~도 6)

도 1은 본 발명의 비가역 회로 소자의 제 1 실시형태의 분해 사시도를 나타낸다. 상기 비가역 회로 소자(41)는 도 10을 참조하여 설명한 집중 정수형 마이슬레이터(11)에 본 발명을 적용한 것이다. 도 1에 나타낸 바와 같이, 집중 정수형 마이슬레이터(41)는 하부 요크(12)와, 수직제 단자 케미스(53)와, 중심 전극 조립체(54)와, 영구 자석(16), 및 상부 요크(15)를 포함한다.

하부 요크(12)는 자성 금속으로 이루어지며, 좌우의 측벽(12a)과 바닥벽(12b)을 포함한다. 이 하부 요크(12)상에 단자 케미스(53)를 배치하고, 단자 케미스(53)내에 중심 전극 조립체(54)를 수용하고, 또 한 그 위에 자성 금속으로 이루어지는 상부 요크(15)를 장착한다. 상부 요크(15)의 하부 주면에는 영구 자석(16)이 배치된다. 영구 자석(16)은 중심 전극 조립체(54)에 직류 자계를 인가한다. 하부 요크(12)와 중심 전극 조립체(54) 및 상부 요크(15)에 의하여 자기 회로가 구성된다.

중심 전극 조립체(54)는 도 2 및 도 3에 나타낸 바와 같이, 마이크로파 페라이트(20)와, 마이크로파 페라이트(20)의 상면(제 1 주면)에 배치된 3개의 중심 전극(21~23)을 포함한다. 3개의 중심 전극(21)은 전기적 절연 상태로 120도의 각도로 서로 교차된다. 3개의 중심 전극(21~23)의 제 1 단부의 포트부(P1~P3)를 직각으로 벤딩함과 아울러, 3개의 중심 전극(21~23)의 다른 단부에 공통인 실드부(26)를 페라

이트(20)의 하면(제 2 주면)에 접촉시킨다. 공통 실드부(26)는 페라이트(20)의 하면을 거의 덮고 있다.

접지판(42)은 페라이트(20)의 하면측에 배치되며, 중심 전극(21~23)의 공통 실드부(26)에 면접촉에 의하여(필요하다면, 솔더, 도전성 접착제 등을 이용하여) 전기적으로 접속된다. 커패시터 접속부(42a, 42b, 42c)는 접지판(42)의 단부로부터 연장되고, 중심 전극(21~23)의 포트부(P1~P3)와 평행하게 되도록 일어서 있다. 접지판(42)은 단자 케이스(53)의 창(53a)을 통하여 하부 요크(12)의 바닥벽(12b)에 접속되어 접지된다.

정합용 커패시터(C1~C3)의 한쪽 커패시터 전극(1)이 포트부(P1~P3)에 솔더링에 의해 접속되며, 콜드측 커패시터 전극(2)이 접지판(42)의 커패시터 접속부(42a, 42b, 42c)에 솔더링에 의해 접속된다. 정합용 커패시터(C1~C3)는 커패시터 전극(1, 2)의 면 및 페라이트(20)의 상면이 60도 내지 120도의 각도를 이루도록 배치된다. 본 제 1 실시형태의 경우에는, 상기 각도는 90도로 설정된다. 정합용 커패시터(C1~C3) 각각은 유전체 기판(3)의 양면에 커패시터 전극(1, 2)을 형성한 단일판형 커패시터이다.

정합용 커패시터(C1~C3)의 실장은, 예를 들면 도 4에 나타난 바와 같이 하여 행할 수가 있다. 즉 접지판(42)의 베이스부에 밴딩부(43)를 형성하여, 도 4에 나타난 장치가 도 2에 나타난 형상이 될 수 있도록 한다. 접지판(42)의 커패시터 접속부(42a~42c)에 솔더 페이스트를 도포한 후, 콜드측 커패시터 전극(2)을 아래로 하여 정합용 커패시터(C1~C3)를 실장한다.

게다가, 정합용 커패시터(C1~C3)의 한쪽 커패시터 전극(1)상에 솔더 페이스트를 도포한 후, 부착된 중심 전극(21~23)을 포함한 페라이트(20)를 위로부터 실장한다. 중심 전극(21~23)의 공통 실드부(26)는 접지판(42)의 상면에 면접촉하고, 포트부(P1~P3)는 각각 정합용 커패시터(C1~C3)의 한쪽 커패시터 전극(1)에 면접촉한다. 이 상태에서 솔더 페이스트를 가열하고, 정합용 커패시터(C1~C3)를 솔더링한다. 이어서, 커패시터 접속부(42a~42c) 및 포트부(P1~P3)를 밴딩하여, 커패시터 전극(1, 2)의 면 및 페라이트(20)의 상면이 60도 내지 120도의 각도를 이루도록 하여 정합용 커패시터(C1~C3)를 배치한다. 따라서, 중심 전극 조립체(54)가 얻어진다.

단자 케이스(53)에는, 입출력 전극(31, 32) 및 접지 단자(33)가 인서트 몰딩된다. 입출력 전극(31, 32)의 제 1 단부는 케이스(53)의 측벽 외측에 노출되며, 다른 단부는 케이스(53)의 측벽 내측에 노출되며, 입출력 접속 전극부(18a, 18b)를 형성한다. 마찬가지로, 접지 단자(33)의 제 1 단부는 케이스(53)의 측벽 외측에 노출되고, 다른 단부는 케이스(53)의 측벽 내측에 노출되며, 접지 접속 전극부(17b)를 형성한다.

도 5에 나타난 바와 같이, 상술한 구성을 갖는 단자 케이스(53)내에, 중심 전극 조립체(54) 및 종단 저항(R)이 수용된다. 중심 전극(21, 22)의 포트부(P1, P2)는 솔더링 등에 의하여 입출력 접속 전극부(18a, 18b)에 접속된다. 종단 저항(R)의 한 단부는 접지 접속 전극부(17b)에 접속되며, 다른 단부는 정합용 커패시터(C3)의 한쪽 커패시터 전극(1)에 접속된다. 도 6에, 아이솔레이터(41)의 등가 회로도 를 나타낸다.

상술한 구성을 갖는 아이솔레이터(41)에 있어서, 중심 전극(21~23)의 포트부(P1~P3)와 접지판(42)의 커패시터 접속부(42a~42c) 사이에, 각각 정합용 커패시터(C1~C3)를 실장하므로, 정합용 커패시터(C1~C3), 중심 전극(21~23), 접지판(42) 및 페라이트(20)를 하나의 유닛으로 취급할 수 있다. 이러한 배치에 따라서, 취급하기 어려운 사이즈가 작은 정합용 커패시터(C1~C3)를 세로로 실장하는 공정이 없어져서, 아이솔레이터(41)의 제조가 용이해진다.

또한, 본 제 1 실시형태에서는, 정합용 커패시터(C1~C3)를 포트부(P1~P3) 및 커패시터 접속부(42a~42c)에 접속한 후, 포트부(P1~P3) 및 커패시터 접속부(42a~42c)를 밴딩하여 정합용 커패시터(C1~C3)를 세로로 배치한다. 따라서, 정합용 커패시터를 접속하기 전에 포트부를 밴딩해야 하는 종래의 아이솔레이터(11)(도 10 참조)와 비교하여, 포트부(P1~P3)와 정합용 커패시터(C1~C3)의 솔더링을 확실하게 행할 수 있어서, 접속 신뢰성이 향상된다.

게다가, 정합용 커패시터(C1~C3)의 각 콜드측 커패시터 전극(2)은 접지판(42)을 통하여 접지되므로, 종래의 단자 케이스(13)(도 10 참조)에 형성된 접지 접속 전극부(17a, 17c, 17d)를 생략할 수 있다. 따라서, 단자 케이스(53)의 구조가 간단해지며, 저비용화를 실현할 수 있다.

#### [제 2 실시형태, 도 7 및 도 8]

본 발명의 비가역 회로 소자의 다른 실시형태에 따른 중심 전극 조립체(64)를 도 7 및 도 8에 나타낸다. 상기 중심 전극 조립체(64)에 있어서, 솔더 브릿지를 방지하기 위하여 절연체(65, 66)(도 7 및 도 8에 있어서 해칭으로 표시)를 형성한다.

절연체(65)는 접지판(42)에 있어서의 정합용 커패시터(C1~C3)가 접속되는 부분의 근방에 형성된다. 절연체(66)는 중심 전극(21~23)의 포트부(P1~P3)의 근방에 형성된다. 절연체(65, 66)는 솔더 브릿지를 방지하며, 이에 따라서 정합용 커패시터(C1~C3)의 한쪽 커패시터 전극(1)과 접지판(42)간의 단락 또는 한쪽 커패시터 전극(1)과 콜드측 커패시터 전극(2)간의 단락을 방지한다. 또한, 절연체(65, 66)에 의하여 솔더 브릿지가 저지되므로, 정합용 커패시터(C1~C3)의 위치 정밀도가 향상된다.

게다가, 제 2 실시형태에서는, 세로로 배치한 상태의 정합용 커패시터(C1, C2)의 한쪽 커패시터 전극(1)과 중심 전극(21, 22)간의 단락을 저지하기 위하여, 중심 전극(21, 22)과 한쪽 커패시터 전극(1)이 서로 대향하는 부분에 절연체(67)를 형성한다. 이에 따라서, 더욱 신뢰성이 높은 아이솔레이터를 얻을 수 있다.

#### [제 3 실시형태, 도 9]

본 발명의 제 3 실시형태는 본 발명의 통신 장치로서 휴대 전화를 예로 들어 설명하겠다.

도 9는 휴대 전화(120)의 회로의 RF 부분의 블록도이다. 도 9에 있어서, 참조 번호 122는 안테나 소자, 123은 듀플렉서, 131은 송신측 아이솔레이터, 132는 송신측 증폭기, 133은 송신측 단단용 밴드패스 필터

터, 134는 송신측 믹서, 135는 수신측 증폭기, 136은 수신측 단단용 밴드패스 필터, 137은 수신측 믹서, 138은 전압 제어 발진기(VCO), 139는 로컬용 밴드패스 필터를 나타낸다.

여기서, 송신측 마이클레이터(131)로서, 상기 제 1 및 제 2 실시형태의 집중 정수형 마이클레이터를 사용할 수 있다. 이 마이클레이터를 실장함으로써, 저가이고 신뢰성이 높은 휴대 전화를 실현할 수 있다.

(다른 실시형태)

본 발명은 상술한 실시형태에 한정되는 것은 아니며, 본 발명의 요지의 범위내에서 여러가지의 배치를 할 수 있다.

예를 들면, 상기 제 1 및 제 2 실시형태에 있어서, 정합용 커패시터(C1~C3)는 모두 세로 배치, 즉 커패시터 전극면을 수평면에 대하여 수직으로 배치하였다. 그러나, 모든 정합용 커패시터(C1~C3)를 세로로 배치할 필요는 없다. 2개의 정합용 커패시터(C1, C2)를 세로로 배치하고, 나머지 하나의 정합용 커패시터(C3)를 가로로 배치(커패시터 전극면을 수평면에 대하여 평행하게 배치)해도 된다. 즉 정합용 커패시터 중의 적어도 하나를, 커패시터 전극면이 페라이트에 대하여 60도 내지 120도의 각도를 이루도록 배치하면, 공간 절약, 비용 절감 및 조립의 용이함 등의 본 발명의 이점이 얻어진다.

또한, 정합용 커패시터(C1~C3)의 실장은, 솔더링 대신에 도전성 접착제에 의해 행할 수도 있다. 이 정합용 커패시터(C1~C3)는 모놀리식 타입의 커패시터이더라도 된다. 또한, 본 발명은 마이클레이터 외에, 서클레이터 등의 다른 고주파 부품에 사용되는 비가역 회로 소자에도 적용할 수 있다.

#### 발명의 효과

상기 설명으로부터 알 수 있는 바와 같이, 본 발명에 따르면, 페라이트에 부착된 중심 전극과 접지판 사이에 정합용 커패시터를 실장하므로, 정합용 커패시터를 중심 전극, 접지판 및 페라이트와 함께 하나의 유닛으로 취급할 수 있다. 따라서, 취급하기 어려운 사이즈가 작은 정합용 커패시터의 실장이 용이해지고, 비가역 회로 소자의 정합 효율이 대폭으로 향상되며, 비용을 절감할 수 있다. 이 결과, 통신 장치의 저비용화를 실현할 수 있다.

또한, 접지판에 있어서의 정합용 커패시터가 접속된 부분의 근방, 및 중심 전극의 포트부의 근방에, 솔더 브릿지를 방지하기 위한 절연체를 형성함으로써, 불필요한 단락이 없어지며, 따라서 더욱 신뢰성이 높은 비가역 회로 소자 및 통신 장치를 얻을 수 있다.

본 발명을 바람직한 실시형태를 참조하여 구체적으로 개시하였으나, 본 기술 분야의 전문가라면 본 발명의 요지를 벗어나지 않는 한 상기 변형 및 다른 변형이 가능하다는 것을 알 것이다.

#### (57) 청구의 범위

청구항 1. 영구 자석(permanent magnet);

상기 영구 자석에 의하여 직류 자계가 인가되는 페라이트;

상기 페라이트의 제 1 주면으로부터 상기 페라이트의 측면을 거쳐서 상기 페라이트의 제 2 주면으로 연장되는 복수의 중심 전극;

상기 페라이트의 제 2 주면측에 배치되며, 상기 복수의 중심 전극에 전기적으로 접속되는 접지판; 및

상기 접지판과 상기 복수의 중심 전극의 포트부 사이에 각각 전기적으로 접속되는 복수의 정합용 커패시터로서, 각 정합용 커패시터의 주면에 전극이 형성된 복수의 정합용 커패시터를 포함하며,

상기 정합용 커패시터를 중의 적어도 하나의 정합용 커패시터는, 커패시터의 주면 및 페라이트가 60도 내지 120도의 각도를 이루도록 배치되는 것을 특징으로 하는 비가역 회로 소자.

청구항 2. 제 1항에 있어서, 유출 솔더에 기인한 상기 접지판과 상기 적어도 하나의 정합용 커패시터 간의 솔더 브릿지(solder bridge)를 방지하기 위하여, 상기 접지판과 상기 적어도 하나의 정합용 커패시터의 근방에 배치된 절연체를 더 포함하는 것을 특징으로 하는 비가역 회로 소자.

청구항 3. 제 2항에 있어서, 유출 솔더에 기인한 상기 중심 전극의 포트부와 상기 적어도 하나의 정합용 커패시터 간의 솔더 브릿지를 방지하기 위하여, 상기 적어도 하나의 정합용 커패시터와 대응하는 상기 중심 전극의 포트부의 근방에 배치된 절연체를 더 포함하는 것을 특징으로 하는 비가역 회로 소자.

청구항 4. 제 1항에 있어서, 유출 솔더에 기인한 상기 중심 전극의 포트부와 상기 적어도 하나의 정합용 커패시터 간의 솔더 브릿지를 방지하기 위하여, 상기 적어도 하나의 정합용 커패시터와 대응하는 상기 중심 전극의 포트부의 근방에 배치된 절연체를 더 포함하는 것을 특징으로 하는 비가역 회로 소자.

청구항 5. 송신 회로 및 수신 회로 중의 적어도 한 회로를 포함하는 고주파 회로; 및

상기 고주파 회로에 접속되며,

영구 자석,

상기 영구 자석에 의하여 직류 자계가 인가되는 페라이트,

상기 페라이트의 제 1 주면으로부터 상기 페라이트의 측면을 거쳐서 상기 페라이트의 제 2 주면으로 연장되는 복수의 중심 전극,

상기 페라이트의 제 2 주면측에 배치되며, 상기 복수의 중심 전극에 전기적으로 접속되는 접지판, 및

상기 접지판과 상기 복수의 중심 전극의 포트부 사이에 각각 전기적으로 접속되는 복수의 정합용 커패시터로서, 각 정합용 커패시터의 주면에 전극이 형성된 복수의 정합용 커패시터를 포함하는 비가역 회로

소자로서,

상기 정합용 커패시터를 중의 적어도 하나의 정합용 커패시터는, 커패시터의 주면 및 페라이트가 60도 내지 120도의 각도를 이루도록 배치되는 비가역 회로 소자;를 포함하는 것을 특징으로 하는 통신 장치.

**청구항 6.** 제 5항에 있어서, 유출 슬더에 기인한 상기 접지판과 상기 적어도 하나의 정합용 커패시터 간의 슬더 브릿지를 방지하기 위하여, 상기 접지판과 상기 적어도 하나의 정합용 커패시터의 근방에 배치된 절연체를 더 포함하는 것을 특징으로 하는 통신 장치.

**청구항 7.** 제 6항에 있어서, 유출 슬더에 기인한 상기 중심 전극의 포트부와 상기 적어도 하나의 정합용 커패시터간의 슬더 브릿지를 방지하기 위하여, 상기 적어도 하나의 정합용 커패시터와 대응하는 상기 중심 전극의 포트부의 근방에 배치된 절연체를 더 포함하는 것을 특징으로 하는 통신 장치.

**청구항 8.** 제 5항에 있어서, 유출 슬더에 기인한 상기 중심 전극의 포트부와 상기 적어도 하나의 정합용 커패시터간의 슬더 브릿지를 방지하기 위하여, 상기 적어도 하나의 정합용 커패시터와 대응하는 상기 중심 전극의 포트부의 근방에 배치된 절연체를 더 포함하는 것을 특징으로 하는 통신 장치.

**청구항 9.** 비가역 회로 소자용 유니터리 중심 전극 조립체로서,

페라이트;

상기 페라이트의 제 1 주면으로부터 상기 페라이트의 측면을 거쳐서 상기 페라이트의 제 2 주면으로 연장되는 복수의 중심 전극;

상기 페라이트의 제 2 주면측에 부착되며, 상기 복수의 중심 전극에 전기적으로 접속되는 접지판; 및

상기 접지판과 상기 복수의 중심 전극의 포트부 사이에 각각 부착되며 전기적으로 접속되는 복수의 정합용 커패시터로서, 각 정합용 커패시터의 주면에 전극이 형성된 복수의 정합용 커패시터;를 포함하며,

상기 정합용 커패시터를 중의 적어도 하나의 정합용 커패시터는, 커패시터의 주면 및 페라이트가 60도 내지 120도의 각도를 이루도록 배치되는 것을 특징으로 하는 유니터리 중심 전극 조립체.

**청구항 10.** 제 9항에 있어서, 상기 접지판은, 상기 페라이트에 대하여 상기 각도로 상기 적어도 하나의 정합용 커패시터를 지지하도록, 상기 페라이트와 상기 적어도 하나의 정합용 커패시터 사이에 밴딩부를 갖는 것을 특징으로 하는 유니터리 중심 전극 조립체.

**청구항 11.** 페라이트를 준비하는 단계와,

상기 페라이트의 제 1 주면으로부터 상기 페라이트의 측면을 거쳐서 상기 페라이트의 제 2 주면으로 연장되는 복수의 중심 전극을 상기 페라이트에 부착하는 단계;

상기 페라이트의 제 2 주면측에 접지판을 부착하여, 상기 접지판을 상기 복수의 중심 전극에 전기적으로 접속하는 단계;


상기 페라이트의 제 2 주면에 대하여 60도 내지 120도의 각도를 이루도록 상기 접지판의 일부를 밴딩하는 단계;

상기 접지판과 상기 복수의 중심 전극의 포트부 사이에, 각 정합용 커패시터의 주면에 전극이 형성된 복수의 정합용 커패시터를 각각 전기적으로 접속하는 단계;를 포함하며,


상기 정합용 커패시터 중의 적어도 하나의 정합용 커패시터는, 커패시터의 주면 및 페라이트가 60도 내지 120도의 각도를 이루도록 상기 밴딩된 접지판 부분에 배치되는 것을 특징으로 하는 비가역 회로 소자용 중심 전극 조립체의 조립 방법.

도면


521




502




도면3



도면4




도면5







도면6




도면7



도면8



도면9



도면10

